logo
WangZongwu
NEWS LETTER

基于大语言模型的芯片自动化设计与Verilog代码生成前沿研究深度报告

Scroll down
Other Articles
Architecture
Accelerating Retrieval-Augmented Generation
  • 26/04/29
  • 11:21
Article table of contents TOP
  1. 1. 引言与宏观范式跃迁
  2. 2. 底层大语言模型演进与EDA基准测试的重构
    1. 2.1. 硬件基准测试的演进与综合在环（Synthesis-in-the-Loop）
    2. 2.2. 2026年前沿模型在EDA领域的性能分层
  3. 3. 前端Verilog生成与微调范式的深度演进
  4. 4. 多智能体系统（MAS）在RTL生成与调试中的深度协同
    1. 4.1. MAGE：细粒度状态检查点与高温采样探索
    2. 4.2. HDLFORGE：自适应模型升级与形式化微测试
    3. 4.3. VerilogCoder与其他协作架构的繁荣
  5. 5. 强化学习与技能库机制：从正确性走向PPA最优化
    1. 5.1. Dr. RTL与群组相对技能学习
    2. 5.2. verl与强化学习底座的演进
  6. 6. 物理设计、全流程自动化与模拟电路的智能体突破
    1. 6.1. NL2GDS：端到端的物理验证与版图输出
    2. 6.2. AnalogAgent与模拟版图设计自动化
  7. 7. 从功能验证到芯片安全的智能体拓展
  8. 8. 商业化Agentic EDA生态、供应链影响与未来挑战
    1. 8.1. 商业巨头的全栈AI重构
    2. 8.2. 宏观供应链影响与未来技术瓶颈
  9. 9. 结论
  10. 10. 参考资料
Please enter keywords to search
  • to close